抛出“韬定律”，华为发出了一份邀请函

投资市场信息综合门户

5月25日，在2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波正式发布了“韬（τ）定律”，首次提出以“时间缩微”替代“几何缩微”。芯片竞赛从此不只看谁“做得小”，还要看谁让信号“跑得快”。

这是中国企业在全球半导体领域首次提出指导产业发展的新原则，也是一次深刻产业逻辑重构的起点。华为给出新方向的同时，也向全产业链发了一份邀请：一起来把这条路走通。

基于韬定律，华为有了加速度

从拼空间到拼时间

过去半个多世纪，全球半导体产业的演进几乎被一条曲线统治：摩尔定律。它的核心是“几何缩微”——不断把晶体管做小，让同等面积塞进更多算力，性能提升，成本下降。

但这条路正逼近物理的尽头。当工艺制程推进至3纳米、2纳米乃至1.4纳米，量子隧穿效应、散热极限、制造成本同时亮起红灯。2纳米节点的单套设计成本已突破10亿美元，研发与建厂投入更是天文数字。边际红利急剧衰减，继续在“更小”上内卷，投入产出已倒挂。

华为此时提出“韬定律”，用意很明确：跨越传统工艺路径的局限，探索一条可持续演进的新路。

5月25日，何庭波在2026国际电路与系统研讨会上。新华社发

“韬定律”聚焦的是“时间缩微”——通过重构互连架构、优化信号路径、引入新型封装与光电协同等手段，直接降低信号在晶体管之间、芯粒之间、芯片之间的传播耗时，从而在不单纯依赖晶体管尺寸缩小的前提下，实现更高的指令执行效率与数据吞吐能力。

其中，逻辑折叠是“韬定律”在芯片三维物理架构上的核心实践手段。何庭波透露，今年秋季将发布的新一代“麒麟2026”手机芯片，是“逻辑折叠”技术的首次成功实施——基于自由逻辑设计理念，由单层扩展至双层，晶体管密度等核心指标大幅提升。

传统芯片电路铺在一个平面上，信号左右绕行，走线越长越慢，而逻辑折叠把电路从一层展开成两层，像把一张纸对折，原本要横着跑很远的信号路径，折叠后纵向直通。数据的传输距离更短、供电更稳定，数据通路的面积减少了超过60%。

“韬定律”不是要取代摩尔定律，而是在摩尔定律逼近极限之际，为产业提供另一条解题思路：用时间换空间，用成熟工艺做出更高主频、更快连接、更省电力的芯片。

通信行业科普大V鲜枣君打过一个形象的比方：工厂车间里工人的手速已到极限，想再提升效率，就不能只盯着单个工人的动作，而要转向优化整个产线的协作节奏——缩短工人之间的距离、改用更高效的通信方式，甚至重构产线布局，从平面走向立体，让关键工序更靠近、信息流更直接、响应更及时。这便是从“个体速度”转向“系统时序”的哲学。

“我们取得了一系列仅靠先进制程难以取得的进步。”何庭波表示，更多同类创新将逐步落地到2027年及之后的量产芯片中。

从单体突破到系统突破

当物理微缩难以再进一步，产业正从“单体突破”转向“系统突破”，“韬定律”不只盯着“零件更精细”，而是追求“整套系统更聪明”。

长期以来，业界对“先进制程”存在某种认知惯性——似乎只有拿到最先进的纳米节点，才算拿到了入场券。

但值得追问的是：追逐先进制程的初衷是什么？是更低成本、更快响应、更优能效。先进制程是手段，不是目的。

现实正在给出不同答案。今年春节期间，全球Token调用量前十的大模型中，中国模型占据四席、份额过半，而支撑它们运行的，相当一部分是国产算力集群。市场并没有因为制程不是最先进就拒绝买单——当模型跑得足够好、响应足够快、成本足够低，用户根本不关心底层芯片是几纳米。

在大量真实应用场景中，8到12纳米制程的芯片，已足以覆盖未来两到三年的主流算力需求。真正可能被“闲置”的，反而是那些远超当前应用场景所需的过高制程产品。

在南方+记者今年初的一次采访中，国产算力厂商汉腾董事长王皓霆打了一个比方：“国家修了国道，你非要只跑法拉利，没必要。”

全球最先进制程的芯片好比是“法拉利”，但国道从来不是给法拉利单独修的。先把拖拉机跑起来，把路跑通了，车自然会升级。

这不是说先进制程不重要，而是说现阶段大部分场景和基础设施还没修到需要“法拉利”的程度。先让算力跑起来，跑通产业闭环，迭代升级才有抓手。

事实上，华为昇腾系列、云天励飞等国产芯片厂商，正通过架构创新走出差异化路径。它们的共同思路是“异构计算”——不追求单一芯片的绝对性能，而是将不同类型、不同特长的计算单元有机集成，让系统整体算力最大化。

异构的核心在于“有机系统化”，而不是“简单堆积处理器”。华为去年推出的昇腾384超节点便体现了这一思想——以“集群作战”的方式，在整体算力上实现了对英伟达同级产品的超越。

这呼应了王皓霆的“拖拉机论”：不追求单点最强，追求系统最优。当单兵突进遭遇天花板，体系化能力就成了新的胜负手。

从链主引领到全链协同

系统突破以后，还需要整条产业链跟上，而眼前还有不少关卡。

“韬定律”的规模化落地，还要翻越几座产业关山：芯片设计软件（EDA工具）生态断层——传统2D设计工具无法适配3D堆叠和跨层逻辑重构，专属工具链几乎空白；工艺偏差挑战——多层晶圆键合带来的参数波动，直接影响芯片良率与稳定性；信号损耗抵消增益——垂直互联产生的电阻-电容损耗（RC损耗）可能吃掉时间优化的红利；能耗矛盾突出——高速运算带来的散热压力，与数据中心的节能要求天然对冲。

何庭波在论文中写得清醒：“未来十年技术发展框架已然清晰，仍存在诸多待解难题，仅凭单一企业无法攻克。工具链、行业标准、性能基准、器件物理、商业模型等领域，都需要全行业协同共创。”

任何“等效先进”最终都要落在真实的制造能力上。前道设备、关键材料、测试验证，每个环节都可能是障碍。封测领域的“老将”们——长电科技、通富微电、华天科技也不能再安于传统角色，必须向先进封装、平台能力、高附加值领域跃迁。

在这条重构的产业链上，华为扮演着“链主”角色。所谓链主，不是自己通吃，而是看清整条链的薄弱环节，拉通上下游共同解题。

“韬定律”能否真正成为“定律”，还有待时间检验。华为设定了到2031年的五年目标，一步步去验证。